Vilka är fördelarna med TTL över CMOS?

TTL är mindre känsliga för statisk-ansvarsfrihet misslyckande och billigare. Det är också snabbare. Det finns ett tillstånd som kallas "haka upp" som kan hända med CMOS-kretsar om en överspänning tillämpas under drift, så du designa indata/utdata buffertar som passar fungera villkorar, som om en tråd är kopplad. De första kommersiella tillämpningarna av CMOS var av ett företag som heter integrerad enhet teknik (IDT). Konstigt nog, var singular fördelen då att CMOS tillåtna Hewlett Packard att skapa en praktisk miniräknare som kunde behålla minnet registrerar när avstängd. (Power underhölls till chip, chip klockan stoppades men chip kunde behålla sitt tillstånd på mycket låg effekt.) Innan dess dock US Navy som CMOS minskar storleken på kretsar fastnat i nose kottar av missiler så de kunde packa dem med mer sprängämnen istället. TTL (Transistor-Transistor Logic) använder en annan typ av transistor (bipolär) medan CMOS använder MOSFETs (metal oxide semiconductor field-effecttransistor). FETsna har inte nuvarande flyter in i den "gate" när statisk, medan bipolars gör (till "basen"), så allmänt detta tillåter dem att fungera med lägre effekt speciellt i ett väntläge typ av staten. Innan CMOS fanns NMOS, som använde N transistorer och resistorer. Det är lite komplicerat för att förklara i lekmanna termer utan en anständig diagram, men CMOS står för "Gratis MOS" och använder en P transistor i stället för motståndet. Fördelen här är inga statiska strömflödet krävs, bara vid växling. Bipolär eller TTL kan faktiskt vara snabbare, även om det inte är en äpplen till äpplen jämförelse eftersom det finns olika processer för varje. Vissa hybrider har skapats som "BiCMOS," där både kombineras på ett chip. Detta är förmodligen mycket mer än du ville veta. Kort sagt, CMOS är många saker, men med de enorma mängder av pengar som investeras i CMOS idag det uppenbarligen har alla fördelarna som nödvändigt att vara standardtekniken för mest integrerad elektronik. * Andra bidragsgivare säger: CMOS logic har fördelen av att ha mindre dimensioner med nya tekniker som kommer (oftast mindre). Således, den RC konstanten (RC definierar övergången, där R = motstånd kommer från R -på motstånd och C = kapacitans kommer från gate kapacitans) är mindre. Mindre RC konstant innebär kortare övergången (0-> 1 eller 1-> 0) tid. Logik är snabbare och kan göra mer i samma tid (medföljande snabbare systemklocka). Samma funktionalitet som har mindre kisel område med det innebär också lägre pris för samma funktioner. Därför är CMOS mycket populära idag och allmänt använt. När det gäller ESD är ja CMOS mer känsliga, eftersom fördelningen av MOS gate är alltid destruktiva medan effekterna av korsningen uppdelning fortfarande beror på ESD puls energi. Dock låg spänning CMOS är relativt lätt att skydda och vårt företag har standard för 4kV ESD HBM (människokroppen modell) känslighet som minimum. Jag minns inte problem efter hand manipulation i labbet.