Vad är programmet VHDL för 2-till-4 dekoder?

Vad är programmet VHDL för 2-till-4 dekoder?

Det finns många olika valfria koder. Här väcks tre av dem.

1. - 2:4 dekoder med "Aktivera":

entiteten dekoder är
port (A, B, aktivera: i std_logic;
Ut: ut std_logic_vector (3 b 0)
);
slutet dekoder;

arkitekturen ARC. DEKODER för DECODER är
börja
Out(0)<= enable="" or="" (not="" a="" nand="" not="">
Out(1)<= enable="" or="" (a="" nand="" not="">
Out(2)<= enable="" or="" (not="" a="" nand="">
Out(3)<= enable="" or="" (a="" nand="">
End ARC. DEKODER;

2. - 2:4 dekoder med hjälp av "Välj" och "med" (mål):

entiteten dekoder är
port (SEL: i std_logic_vector (1 CEN. 0);
utlopp: ut std_logic_vector (3 b 0)
);
slutet dekoder;

arkitekturen ARC. DEKODER för DECODER är
börja
med SEL välja
Outlet<= "0001"="" when="">
"0010" när "01",
"0100" när "10",
"1000" när "11",
"0000" när andra;
End ARC. DEKODER;

3. - 2:4 dekoder med "signal", "component" och "karta":

entiteten dekoder är
Port (A, B: i STD_LOGIC;
F0, F1, F2, F3: Ut STD_LOGIC);
slutenhet dekoder;

arkitekturen ARC. DEKODER för DECODER är

signal A_sig, B_sig: STD_LOGIC;

komponenten INV
port (In1: i STD_LOGIC;
Out1: Ut STD_LOGIC);
slutet komponent;

komponent AND_2
port (In1, In2: i STD_LOGIC;
Out1: Ut STD_LOGIC);
slutet komponent;
börja
U1: INV port karta (en, A_sig);
U2: INV port karta (B, B_sig);
U3: 2 port karta (A_sig, B_sig, F0);
U4: 2 port karta (en, B_sig, F1);
U5: 2 port karta (A_sig, B, F2);
U6: 2 port karta (A, B, F3).

avsluta arkitekturen ARC. DEKODER;