Varför behöver en d-typ flip flop en övergång grind på sin klocka input?

D Flip-Flop tar logiken nivån på "Data" till utgången endast på stigande kanten av klocka pulsen.
Utan övergången porten: sedan klockan pulsen är en fyrkantsvåg (och är hög för halva en cykel, och låg för den andra hälften), logik nivån på "Data" kan ändra medan klockan pulsen är hög, orsakar utdata till ändra innan nästa stigande kanten. Detta är inte hur en flip-flop fungerar.
Utfärda utegångsförbud för övergången förhindrar detta genom att konvertera klocka pulsen i en mycket kort "blip" av några nanosekunder, start vid stigande kanten av klocka pulsen, upprepade på nästa cykel. Detta innebär att det finns endast ett mycket litet fönster där klockan är hög, och logik nivån på "Data" kan tas till utgången.